• KLAS 종합정보서비스
  • 발전기금
  • WEB-MAIL
  • SITEMAP
  • Search
  • Disclaimer: Translations may contain errors.
    Check with the chatbot for accuracy.

최신연구성과상세보기

  • 임재한 교수(소프트웨어학부) 연구팀, 하드웨어 결함에도 정확도 유지하는 스파이킹 신경망 기술 개발

    조회수 585 | 작성일 2026.05.13 | 수정일 2026.05.13 | 홍보기획실

  • 임재한 교수(소프트웨어학부) 연구팀, 하드웨어 결함에도 정확도 유지하는 스파이킹 신경망 기술 개발

     

    본교 인공지능융합대학 소프트웨어학부 임재한 교수 연구팀(이현종 석사과정)은 뉴로모픽 장치에서 발생하는 하드웨어 결함에도 스파이킹 신경망(Spiking Neural Network, SNN)의 학습 및 추론 성능을 안정적으로 유지하는 입력 제어 기반 결함 내성 기술을 개발하였다.

     

    핵심은 신경망 내부 회로나 시냅스 가중치에 직접 접근하지 않고, 입력 데이터가SNN에 전달되는 방식만 조절해 결함에 의한 성능 저하를 완화한다는 점이다. 이번 연구는 ‘Practical Mechanism for Fault-Tolerant Spiking Neural Networks via Simple Input Control Based on Learnable Fragmentation’이라는 제목으로 제43International Conference on Machine Learning(ICML 2026)에서 발표될 예정이다.

     

     제안된 학습 기반 입력 조각화 메커니즘 개요

    제안된 학습 기반 입력 조각화 메커니즘 개요

     

    실제 하드웨어로 구현된 SNN은 시냅스 소자의 불량, 공정 편차, 영구적 고장 등에 취약하며, 이로 인해 학습 성능과 분류 정확도가 크게 저하될 수 있다. 기존 결함 완화 기법은 주로 고장 난 시냅스를 우회하거나 가중치를 수정하기 위해 내부 회로 접근, 하드웨어 재구성, 뉴런 상태 모니터링 등을 요구해 상용·비재구성 뉴로모픽 장치에 적용하기 어렵다는 한계가 있었다.

     

    연구팀은 하드웨어 결함이 SNN사용 가능한 학습 용량(usable learning capacity)’을 감소시켜, 한 번에 입력되는 정보량과 결함으로 약화된 네트워크의 학습 능력의 불일치를 만든다는 점에 주목했다. 특히 Stuck-At Fault (SAF)와 같은 영구 시냅스 결함은 일부 가중치를 학습 불가능한 값으로 고정하고, 뉴런의 막전위를 임계값 주변의 유효 학습 구간에서 벗어나게 만든다. 이 경우 surrogate gradient가 거의0에 가까워지는 gradient vanishing이 발생해, 결함이 없는 시냅스까지 학습에 충분히 기여하지 못하는 병목 문제가 발생한다.

     

    이를 해결하기 위해 연구팀은 입력 샘플 하나를 여러 개의 작은 조각(fragment)으로 나누어 순차적으로 주입하는 학습 가능한 입력 데이터 조각화(learnable fragmentation)’ 메커니즘을 제안했다. 입력을 조각으로 분산하면 각 시간 스텝에서 SNN에 유입되는 정보량과 입력 에너지가 낮아지고, 뉴런의 막전위가 과도하게 이동하는 현상이 완화된다. 결과적으로 막전위가 유효한gradient 구간에 머무를 가능성이 높아져, 결함 환경에서도 학습이 유지된다.

     

    제안 기법은 단순히 입력을 균등하게 자르는 방식이 아니라, 학습 과정에서 조각화 전략 자체를 최적화한다. 연구팀은 입력 평면을 나누는 분할선의 위치와 방향을 학습하고, Gumbel-Softmax 기반 선택기를 통해 후보 조각 수 중 최적의 조각 수를 선택하도록 설계하였다. 또한 특정 조각에 정보가 과도하게 몰리는 것을 막기 위해 조각별 입력 에너지를 균형 있게 만드는 정규화 항을 도입했으며, 각 시간 스텝의 출력 신뢰도를 반영하는 entropy-based decoding을 사용해 최종 출력을 계산하였다. 이 모든 과정은 입력 구성 단계에서만 이루어지므로 내부 시냅스 가중치 수정이나 회로 상태 접근이 필요하지 않다.

     

    특히 이번 연구는 실제 하드웨어 환경에서도 유효성을 검증했다는 점에서 의미가 크다. 연구팀은AMD Virtex UltraScale+ HBM VU47P FPGA 기반 SNN 구현 및 Vivado 기반 에뮬레이션 환경에서 제안 메커니즘을 평가했으며, 제한된 수치 정밀도와 하드웨어 결함이 존재하는 조건에서도 기존 방법보다 높은 정확도와 실용적인 지연 시간·에너지 소모 특성을 확인하였다. 이는 내부 회로 접근이 제한된 뉴로모픽 장치에서도 입력 제어만으로 SNN의 신뢰성을 높일 수 있음을 보여준다.

     

    이번 성과는 결함 위치를 직접 탐지하거나 하드웨어를 재구성하는 기존 접근에서 벗어나, 입력 제어라는 간단하고 범용적인 방식으로 SNN의 결함 내성을 향상시킬 수 있음을 제시했다. 향후 저전력 엣지AI, 센서 기반 인식, 자율주행·로봇 시스템, 초저전력IoT 등 안정성과 에너지 효율이 동시에 요구되는 뉴로모픽 응용 분야에서 활용될 수 있을 것으로 기대된다.

     

    Web link: https://icml.cc/virtual/2026/poster/61451

담당부서 : 홍보기획실 / 연락처 : 02-940-5504~5