

2024년 에이디테크놀로지 신입사원 공개채용

About Us

A D T e c h n o l o g y

“ADTechnology의 법칙”

ADTechnology에서 경력이 쌓이면 미래가치가 증가한다

우리 회사와 함께하면 성장 할 수 있습니다.

- √ 챗GPT, AI, 자율주행, 고성능 컴퓨팅(HPC) 등 다양한 분야의 반도체 설계를 경험할 수 있습니다
- √ 세계 최고 수준의 글로벌 파트너사와의 협업 기회가 열려 있습니다
- √ 미국, 영국, 독일 등 글로벌 프로젝트를 경험할 수 있습니다.
- √ 우리 회사는 업계 최고의 대우를 보장합니다. (신입 연봉 : 4,500만원)
- √ 반도체 최신공정 (2나노·3나노) 최전선에서 반도체 설계를 경험할 수 있습니다.
- √ 체계화된 신입 직무교육 및 다양한 개발 경험을 통해 설계 인프라 분야의 전문가로 성장합니다

우리 회사의 설계 엔지니어 업무를 소개합니다



CPU 및 NOC
(Network on Chip)
기반의 시스템 반도체
SoC Design
Platform을
개발합니다.



고성능 CPU, 다양한
IP 등과 최신 UVM
(Universal Verification
Methodology)
기술을 경험합니다.



고성능 CPU, 고속 Interface
IP등의 Complex clock
구조에 따른
Timing Methodology
구현하여 최적의 QoR을
달성하는 SoC를
개발합니다.



Physical Verification
및 SI/PI/EM 분석을
통해 신뢰성 있는
SoC를 구현합니다.

채용설명회 상세내용

구분	일시	장소
채용설명회	3월 21일(목) 오전 11시	80주년 기념관 2층 201호 세미나실

모집 상세 내역

모집분야	직무 및 자격요건	우대사항	인원
반도체 설계 엔지니어	[일반 전형] ■반도체 설계 업무 (Digital / Analog 회로설계 업무) ■모든 전공 지원 가능	■외국어 능통자 ■3년 이하 경력자 지원 가능	00명
	[석·박사 전형] ■Digital / Analog 회로설계 업무 ■전자공학과 석사 이상 ■지원자 연구성과 주제의 PT면접 별도 실시	■외국어 능통자 ■전자공학과 석·박사	
인사	■인사기획/운영 지원 ■HR 데이터 수집/분석 ■기타 인사관련 업무 지원	■학력 : 대졸이상 ■MS office 스킬 우수자	0명
영업	■국내·외 거래처 발굴/관리 ■영업 지원 등	■학력 : 대졸이상 ■영어회화 (비즈니스 회화) 우수자	0명

■대졸 석·박사는 별도 기준 적용

■성과에 따라 인센티브 지급

※ 합격 부서에 따라 광고사옥/판교오피스 근무

근무 환경 (광고사옥)


A D T e c h n o l o g y



ADTechnology 사옥 전경



1층 로비 (임직원 전용 출입구)



사옥 내 헬스장




사옥 내 구내식당



사옥 내 로스터리 카페



라운지 전경



스낵바



Relax Lounge (안마의자와 척추의료기기)



업무 환경 (회의실과 사무공간)



광고사옥 위치



■ 신분당선 상현역 도보 10분 이내


📍 경기도 수원시 영통구 광고중앙로248번길7-8(하동,에이디테크놀로지 빌딩)
7-8, Gwanggyojungang-ro 248beon-gil, Yeongtong-gu,
Suwon-si, Gyeonggi-do, 16512 Republic of Korea

근무 환경 (판교오피스)


A D T e c h n o l o g y



ADTechnology 판교오피스 전경



로비 (임직원 전용 출입구)




오피스 내 헬스장



오피스 내 라운지



릴렉스 라운지



스낵바



Game Room (PS5, 고사양 PC)



업무 환경 (회의실과 사무공간)

판교 오피스 위치



경기도 성남시 수정구 창업로 43 판교 글로벌 비즈니스센터 A동 5층

복리후생

A D T e c h n o l o g y

일과 삶의 균형



- 자유로운 연차 사용
- 가정의 날 - 수요일 17시 퇴근
- Early Friday
- 마지막주 금요일 15시 퇴근
- 탄력근무제 운영 : 자율 출·퇴근

채용 장려금



- 사내 임직원 입사 추천 후 채용 시 지급
- 지급 시점 : 입사일로부터 6개월 후
- 지급액 : 500~1,200만원

성과인센티브



- 연간 성과/업적에 따른 인센티브 지급

장기근속포상



- 5년 100만원
- 10년 200만원 & 유급휴가 3일
- 15년 600만원 & 유급휴가 5일
- 20년 1,000만원 & 유급휴가 10일

사내 복지포인트 (H.Point)



- 월 10만포인트(연간 120만 포인트) 지급
- 사내 휴게공간, 스낵바, 카페 운영

온라인 복지몰 (M.Point)



- 연간 100만 포인트 지급 (현금과 동일하게 사용 가능)
- 쇼핑, 외식, 건강관리, 문화여가, 여행레저 등

장거리출퇴근 지원



- 장거리 거주자 대상 통근수당 지원

이사비 지원(광고사옥)



- 입사 확정후 사옥 인근지역 이주시
- 이사비용 + 부동산중개비 지원

해외 워크샵



- 인당 100만원 한도, 3박 4일 해외 워크샵

리조트 운영



- 알펜시아 리조트 회원권 운영
- 연간 숙박 2일, 부대시설 5일 까지

대여금



- 3년 이상 재직시 연봉의 80%까지 대출 지원

학자 보조금



- 학자 보조금 지원 (유아~대학교/대학원)
- 최초 1년 재직시부터

사옥 식당 운영



- 중식, 석식 지원
- 조식 운영 (H.Point 사용)

건강검진



- 매년 모든 임직원 1회 실시 (회사 지정병원)
- 사내 심리상담실 운영

직무소개

반도체 인프라 솔루션 개발 분야



최첨단 반도체 공정을 이용한 Foundation IP(Standard Cell Library, Embedded Memory)를 개발합니다.



CPU 및 NOC (Network on Chip) 기반의 시스템 반도체 SoC Design Platform을 개발합니다.



차별화된 성능의 Foundation IP 및 Platform Design을 통하여 최적의 SoC 개발을 지원합니다.



첨단 파운드리 및 시스템반도체 고객과 함께 최고의 설계 인프라 솔루션을 개발/구축합니다.

DV & RTL 분야



반도체 설계 언어(HDL 등)를 활용하여 RTL 수준의 설계 및 검증을 수행합니다.



CPU 및 NOC (Network on Chip) 기반의 Bus를 활용한 SoC를 개발합니다.



다양한 반도체 IP를 설계하고 요소 IP 등을 결합하여 통합 SoC를 개발합니다.



고성능 CPU, 다양한 IP 등과 최신 UVM (Universal Verification Methodology) 기술을 경험합니다.

DFT 분야



Deep submicron ASIC, SoC의 Fault Model을 이해하고 Test Strategy를 계획하고 설계 검증을 수행합니다.



SCAN, MBIST 등을 구현하여 신뢰성과 양산성을 갖춘 SoC를 개발할 수 있습니다.



표준기반 테스트 방법을 통해 다양한 IP에 맞는 Interface 테스트 방법을 설계하여 SoC를 개발할 수 있습니다.



LBIST/POST등의 Automotive DFT feature 등 다양한 DFT 기술을 경험할 수 있습니다.

PI 분야



개발 SoC에 적합한 Logic level 구현 및 검증을 수행합니다.



고성능 CPU, 고속 Interface IP등의 Complex clock 구조에 따른 Timing Methodology 구현하여 최적의 QoR을 달성하는 SoC를 개발합니다.



UPF 구현 및 Dynamic/Static Power Management 기술을 활용하여 Low Power Specific SoC를 개발합니다.



Automotive, Mobile, IoT등 다양한 SoC마다 최적의 Process와 Design Flow, Signoff Methodology를 개발 및 구현합니다.

PD 분야



Physical Level 구현 (Floorplan, Placement, CTS, Routing) 및 검증을 수행합니다.



Process 및 Application에 부합하는 Physical Design Flow 및 Implementation Methodology를 개발 및 구현하여 최적의 PPA를 갖는 SoC를 개발합니다.

- PG-Grid Optimize/Adaptive PDN/MTCMOS 등 Low Power Physical Design 구현

- Custom CTS(H-tree, SPINE, multi-point CTS)를 활용한 고성능, Big die SoC 개발



Physical Verification 및 SI/PI/EM 분석을 통해 신뢰성 있는 SoC를 구현합니다.

History



Global Biz



진행절차

A D T e c h n o l o g y



지원방법

A D T e c h n o l o g y

// 2024.03.31(일)까지

01 접수 방법
온라인 접수



02 제출 서류
이력서,
자기소개서



※ 지원 내용이 사실과 다를 시 불이익 및 입사 취소 가능
입사 후에도 당사 규정상 결격사유에 해당하는 경우 입사 취소 가능